PCB板抗ESD设计

电子设备中PCB板的抗ESD设计方法

在电子产品的设计过程中，设计者通常在产品进入到生产环节时才着手考虑抗静电释放(ESD)的问题。为了能使电子设备通过抗静电释放测试，而又不破坏原有的设计，最终解决方案通常都采用了昂贵的元器件，还要在制造过程中进行手工装配，甚至需要重新设计PCB板，产品的进度势必受到影响。因此，在设计电子产品的PCB板过程中就需要考虑其优化ESD防护问题。

一、ESD对电子设备的影响

电子产品设计中必须遵循抗静电释放(ESD)的设计规则，因为大多数电子设备在生命期内99%的时间都处于一个充满ESD的环境之中，尤其是目前便携产品中越来越多的采用低功率逻辑芯片，它们大多数都是以CMOS工艺为基础来设计和制造的，由于金属氧化半导体(MOS)电介质击穿和双极反向结电流的限制，使得这些IC芯片对ESD非常敏感。另外，大多数的I/O端口(尤其是USB端口)都是热插拔系统，极易受到由用户或空气放电造成的ESD影响。ESD可能来自人体、家具、甚至设备自身内部。尽管电子设备完全遭受ESD损毁比较少见，然而ESD干扰却很常见，ESD干扰可能会导致设备锁死、复位、数据丢失或可靠性下降，甚至有可能造成数据位重影、产品损坏直至造成电子设备”硬故障”或元器件损坏。其结果可能是：在寒冷干燥的冬季电子设备经常出现故障现象，但是维修时又显示正常，这样势必影响用户对电子设备及其制造商的信心。由此可见，在电子产品设计尤其是其PCB板的设计过程中就考虑ESD防护是非常必要的。

二、ESD产生的机理

ESD是什么？ESD又是怎样进入电子设备的？当一个充电的导体接近另一个导体时，就有可能发生ESD。首先，两个导体之间会建立一个很强的电场，产生电场引起的击穿。两个导体之间的电压超过它们之间空气和绝缘介质的击穿电压时，就会产生电弧。在0。7ns到1 0ns的时间里，电弧电流会达到几十安培，有时甚至会超过1 00A。电弧将一直维持直到两个导体接触短路或者电流低到不能维持电弧为止。ESD的产生取决于物体的起始电压、电阻、电感和寄生电容，例如：人体、带电器件和机器可能产生电弧，手或金属物体可能产生尖峰电弧，家具可能产生同极性或者极性变化的多个电弧。ESD可以通过以下五种耦合途径进入电子设备：

(1)初始的电场能容性耦合到表面积较大的网络上，并在离ESD电弧1 00mm处产生高达4000V/m的高压。

(2)电弧注入的电荷/电流可以产生以下的损坏和故障：①穿透元器件内部薄的绝缘层，损毁MOSF ET和CMOS元器件的栅极(常见)。②CMOS器件中的触发器锁死(常见)。③短路反偏的PN结(常见)。④短路正向偏置的PN结(少见)。⑤熔化有源器件内部的焊接线或铝线(少见)。

(3)电流会导致导体上产生电压脉冲(V=L×dI/dt)，这些导体可能是电源、地或信号线，这些电压脉冲将进入与这些网络相连的每一个元器件(常见)。

(4)电弧会产生一个频率范围在1 M Hz到500M Hz的强磁场，并感性耦合到临近的每一个布线环路，在离ESD电弧1 00mm远的地方产生高达1 5A/m的电流。

(5)电弧辐射的电磁场会耦合到长的信号线上，这些信号线起到接收天线的作用(少见)。可见，ESD频率范围宽，可能通过各种各样的耦合途径找到设备的薄弱点。

为了防止ESD干扰和损毁，通常应从以下三个方面入手来综合考虑设备的抗ESD能力：

元器件的选择：如考虑芯片的ESD容量、使用瞬态电压抑止器(TVS)二极管阵列等；PCB版图设计：如尽量增大接地面积、缩短PCB走线等；

机械设计：如采用塑料机箱、空气空间等屏蔽措施以有效解决ESD问题。

其中PCB版图设计是优化ESD防护的一个最关键要素，合理的PCB设计可以减少故障检查及返工所带来的不必要成本。

三、PCB板的抗ESD设计方法

通过分析ESD的产生机理和它的危害，设计者可以从以下几个方面来考虑优化ESD防护的PCB设计方案：

3.1减少电路环路面积

电流通过感应进入到封闭的电路环路，这些环路同时具有变化的磁通量。环路的面积与电流的幅度成正比。环路的面积越大，包含的磁通量也就越大，因而在电路中感应的电流也就越强。因此，在设计时就必须尽可能地减少环路面积。

图1所示的是一种最常见的电路环路，由电源和地线所形成。在条件可能的情况下，可以采用具有电源及接地层的多层PCB设计。多层电路板不仅将电源和接地间的回路面积减到最小，而且地平面和电源平面以及排列紧密的信号线-地线间距能够减小共模阻抗(common impedance)和感性耦合，同时也减小了ESD脉冲产生的高频EM I电磁场。

如果采用多层电路板受到条件的限制，那么电源线和接地线就必须采用如图2所示的网格结构。这种网格结构的栅格尺寸小于等于60mm，如果可能，栅格尺寸最好小于1 3 mm(0。5in。)。在垂直和水平线或填充区之间，要尽可能多地连接。另外，将电源和接地印制线尽可能靠近也可以降低环路面积，如图3所示。

还有一个减少环路面积及感应电流的方法是减小互连器件间的平行通路，如图4所示。

3.2缩短电路连线长度

长的信号线可成为接收ESD脉冲能量的天线，在设计中要尽量使用小于30cm的信号线以降低信号线作为接收ESD电磁场天线的效率。而且要尽量把互连的器件放在相邻位置，使互连的印制线长度尽可能的短。

当必须采用信号连接线长于30cm时，可以采用保护线，如图5所示。在信号线附近应放置地层，信号线距接地线层(或保护线)的距离应小于1 3 mm(0。5in。)。

另外一个办法是将长于30cm信号线或电源线与其接地线进行交叉布置，交叉的连线必须从上到下或从左到右的规则间隔布置，如图6所示。

3.3用TVS二极管保护所有的外部连接

在电源线上增加TVS器件有助于解决来自电源端口的接到电源ESD问题，连接到Vcc和地的TVS可以防止电源出现ESD干扰，但应考虑保护电路中的寄生电感问题。

在ESD事件发生时，TVS二极管通路中的寄生电感会产生严重的电压过冲。尽管使用了TVS二极管，保护电路能承受的总电压是TVS二极管钳位电压与寄生电感产生的电压之和：V T=V C+VL，由于在电感负载两端的感应电压VL=L×dI/dt，过高的过冲电压仍然可能超过被保护IC的损坏电压阈值。一个ESD瞬态感应电流在小于1 ns的时间内就能达到峰值(依据IEC 61 000-4-2标准)，例如：引线电感为每英寸20nH，线长为四分之一英寸，那么，过冲电压将是50V/1 0A的脉冲。因此，在设计时要将分流通路设计得尽可能短，以减少寄生电感效应。在设计所有的电感性通路时，必须考虑采用接地回路，即：TVS与被保护信号线之间的通路，以及连接器到TVS器件的通路。为了减少接地平面的寄生电感，要尽可能缩短TVS二极管的接地和被保护电路的接地点之间的距离。

3.4减少地电荷注入

在ESD对地线层的直接放电时，敏感电路可能会遭到损坏。因此，在使用TVS二极管以防止电源出现ESD干扰的同时还必须使用一个或多个高频旁路电容器，如图7所示。这些电容器接在易损元件的电源和地之间。旁路电容可以减少地电荷的注入，使得电源与接地端口的电压差被钳制。TVS使感应电流分流，保持TVS钳位电压的电位差。另外，TVS及电容器应放在距被保护的IC尽可能近的位置，为了减少寄生电感效应，要确保TVS到地通路以及电容器管脚长度最短。连接器必须安装到PCB上的铜铂层。理想情况下，铜铂层必须与PCB的接地层隔离，通过短线与焊盘连接。